ザイリンクス ハードウェア アクセラレータが O とリンク

Feb 07, 2024

ザイリンクスは今月、5G オープン ラジオ アクセス ネットワーク (O-RAN) フロントホール トランスポート要件と、L1 ネットワーク スタック内の計算集約型の低密度パリティ チェック (LDPC) をオフロードするように設計された新しいハードウェア アクセラレータ カードである T1 を発表しました。

ザイリンクスは、パートナーが開発した IP コアおよび O-RAN Alliance と連携して、T1 PCIe アクセラレータ カードを使用して 5G サーバーのパフォーマンスを最適化していると述べています。 ザイリンクス T1 カードは、Zynq Ultrascale+ FPGA および Zynq RFSoC チップセットをベースにした x16 Gen 3 PCIe スマート NIC です。

3GPP で定義されたより高いデータ レートはハードウェア アクセラレーションによってのみ克服できるため、ソフトウェアでの 5G 集約データのネットワーク仮想化によりスループットの制限が生じます。 ザイリンクスは、同社の T1 ハードウェア アクセラレータを市販の既製サーバーと併用することで、スループットが桁違いに向上し、レイテンシが短縮されると述べています。

T1 は、無線アクセス ネットワーク内で最も負荷の高い 2 つの動作をオフロードします。1) 無線ユニットと分散ユニット間のフロントホール終端、2) L1 前方誤り訂正 (FEC)、ハイブリッド自動再送要求 (HARQ)、およびその他の高度な PHY 機能。

さらに、ザイリンクスは、パケット データ コンバージェンス プロトコル (PDCP) の一部である ZUC および IPSec アルゴリズムが 15 ～ 30 倍向上したと報告しています。

Keysight に寄稿した Jessy Cavazos 氏は、O-RAN ソリューションは 7 対 2 分割としてモバイル ネットワークのデータ レートを向上させることができると説明しています。

7-2 分割では、PHY が高位 PHY と低位 PHY (オプション 7) に分割され、その機能が無線ユニット (O-RU) と分散ユニット (O-DU) に分割されます。 次に、計算量の多い操作 (オプション 2) が、ザイリンクス T1 アクセラレータを備えた集中ユニット (O-CU) ベースバンド ユニットによって実行されます。

ザイリンクスの有線および無線グループのマーケティング担当副社長であるダン・マンサー氏は、このアクセラレータのプレス リリースの中で次のように述べています。標準ネットワークの細分化の次のステップにより、5G 市場の隅々までの拡大が可能になります。」

同氏は、同社がエコシステム パートナーと協力してザイリンクスのハードウェア、IP、ソフトウェアを強化し、「5G O-RAN ネットワークの革新と実現」をリードしていると説明した。

ザイリンクスの Ultrascale+ FPGA エコシステムは、オープン ハードウェア インターフェイスという O-RAN Alliance の目標とよく一致しており、これによりベンダーの競争が促進され、システムの改善と導入コストの削減につながると言われています。 T1 は、プリロードされた業界パートナーの FPGA リファレンス デザインを提供します。これは、PCIe インターフェイスを介して、オープンソース FlexRAN x86 ユーザー プラットフォーム上の業界標準のベースバンド デバイス (BBDev) API と接続できます。

ハードウェア アクセラレーションは、無線フロントホール リンクで 5G スループットと低遅延の目標を実現するための鍵となる可能性があります。 これにより、ネットワーク エッジの汎用プロセッサは、ストリーミング、ゲーム、および自動車サービスを提供するという、より重要な商用タスクを実行できるようになります。